Sekvensiell logisk krets
Sekvensielle logiske kretser er kombinasjonslogiske kretser med minneenheter. Disse kretsene er ikke helt avhengige av inngangstilstandene for å gi utgangen. De er bi-state logiske kretser, noe som betyr at disse kretsene kan opprettholde utgangen konstant på høy '1' eller lav '0' selv om inngangene endres med tiden. Utgangstilstanden kan bare endres ved bruk av triggerpuls i sekvensielle kretser.
Den grunnleggende representasjonen av sekvensiell krets er vist nedenfor:
Klassifikasjoner av sekvensielle kretser
Sekvensielle kretser er delt på grunnlag av deres utløsende tilstander, som nevnt nedenfor:
- Hendelsesdrevne sekvensielle kretser
De tilhører en familie av asynkrone sekvensielle logiske kretser. De er klokkeløse og kan operere umiddelbart etter mottak av inndata. Utgangen endres umiddelbart med inngangskombinasjon. - Klokkedrevne sekvensielle kretser
De tilhører en familie av synkrone sekvensielle logiske kretser. Disse sekvensielle kretsene er klokkedrevet. Det betyr at de krever et klokkesignal for å operere med inngangskombinasjoner og produsere utgang. - Pulsdrevet sekvensiell krets
Disse sekvensielle kretsene kan være klokkedrevne eller klokkeløse. Faktisk kombinerer de egenskapene til både hendelses- og klokkedrevne sekvensielle kretser.
Begrepet 'synkron' betyr at et klokkesignal kan endre tilstandene til den sekvensielle kretsen uten å bruke noe eksternt signal. Mens i asynkrone kretser, er et eksternt inngangssignal nødvendig for å tilbakestille kretsen.
Begrepet 'syklisk' betyr at en del av utgangen blir matet tilbake til inngangen som en tilbakemeldingsbane. Imidlertid er 'ikke-syklisk' motsatt av den sykliske, og representerer at det ikke er noen tilbakemeldingsveier i de sekvensielle kretsene.
Eksempler på sekvensielle kretser – Latches & Flip Flops
Både låser og flip-flops er sekvensielle kretser, med visse forskjeller i operasjonsprinsippene. En lås inkluderer ikke klokkesignaler for utløsningstilstander, mens flip-flops krever klokkeutløsning som vist i figuren nedenfor:
Figuren ovenfor representerer SR-lås og SR-flip-flop. En klokkepuls vises i tilfellet med flip-flop ovenfor.
SR flip flop
En SR-flip-flop er akkurat som en SR-lås, med en ekstra klokkefunksjon. Klokketriggeren fungerer for å sette flip-flop-en på tilstand, og flip-flop-en oppfører seg dødt i fravær av klokkepuls.
Blokkdiagrammet til SR Flip Flop er vist nedenfor:
Kretsdiagram
SR flip-flops er i utgangspunktet sammensatt av NAND-porter, akkurat som SR-lås. Imidlertid indikeres en klokkeinngang mellom de to første NAND-portene til indikert klokkeutløsning som angitt nedenfor:
Sannhetstabell
Sannhetstabellen som omfatter alle de fire mulige inngangskombinasjonene ved S & R-terminaler sammen med to utgangstilstander, Q & er angitt nedenfor:
Klokkeinngangen holdes alltid på E=1 for å aktivere driften av SR-flip-flop. De fire kombinasjonene av innganger og utganger diskuteres nedenfor:
1: Når S=0, R=1 (sett):
Utgangen Q oppnår høy tilstand når S=0 & R=1
2: Når S=1, R=0 (Tilbakestill):
Utgangen Q blir null mens utgangen Q’=1 når S=1 og R=0.
3: Når S=1, R=1 (ingen endring):
Utgangen forblir i sin forrige tilstand som tilbakekalt av SR-flip-flop.
4: Når S=0, R=0 (ubestemt):
Utgangene er ubestemte da begge inngangene er lave.
Byttediagram
SR-flip-flop-svitsjediagrammet kan plottes nedenfor for høye og lave tilstander for 'S' og 'R'-innganger med utganger. Byttediagrammet virker fint inntil begge inngangstilstandene blir til '0' og utgangene blir ugyldige. Etter den ugyldige tilstanden blir SR flip-flop ustabil mens en utgang kan bytte raskere enn den andre, noe som resulterer i ubestemt oppførsel.
Typer SR flip flop:
SR flip-flops kan bygges ved å bruke AND, NAND og NOR gate. Konfigurasjonsdetaljene sammen med sannhetstabeller av hver type er diskutert nedenfor.
1- Positiv NAND Gate SR flip flop
Positiv NAND-port-flip-flop legger til to ekstra NAND-porter i den grunnleggende SR-flip-flop. Den positive NAND-porten bytter til innstillings- og tilbakestillingstilstander ved å bruke en høy inngang i stedet for lave innganger i grunnleggende SR-flip-flop. Med andre ord, en inngang på '1' ved 'S'-terminal skal gi en innstilt tilstand, mens en inngang på '1' på 'R'-terminal skal gi en tilbakestillingstilstand.
Dessuten vises tilfellet med ugyldig tilstand når begge inngangene er høye mens begge nullinngangene ikke har noen endring i utgangene.
2-NOR Gate SR flip flop
SR flip-flops kan også konstrueres med to NOR-porter. Denne konfigurasjonen fungerer på samme måte som positiv NAND-portkonfigurasjon. Sett- og tilbakestillingstilstandene utløses av høy puls eller '1' i stedet for lav puls eller '0' i grunnleggende SR-flip-flop-konfigurasjon. Sannhetstabellen viser de samme utgangstilstandene som for positiv NAND-port SR-flip-flop.
3-klokket SR flip flop
Klokkede SR-flip-flopper tar sine innganger fra to OG-porter. En av inngangene til OG-porten er inngangssignalet for terminalene til SR-flipflop mens den andre inngangen er klokke eller aktivering. Klokkepuls spiller en betydelig rolle i denne konfigurasjonen. Klokkepulsen kan bytte to ekstra NAND-porter for å slå på eller av etter behov for å gi bedre kontroll på utgangstilstanden. Når aktiveringsinngangen 'EN' er høy, gir alle NAND-portfunksjonene utgang. Når aktiveringsinngangen 'EN' er lav, kobles de to ekstra NAND-portene fra, og tidligere tilstander tilbakekalles av SR-vippen.
Applikasjon – Switch Debounce Circuit
SR flip flops er kantutløst og de bytter tilstand ganske jevnt. De kan eliminere sprett av mekaniske brytere. Fenomenet sprett oppstår når den eksterne mekaniske bryteren ikke betjener interne kontakter fullstendig og kontaktene spretter før de lukkes eller åpnes. Denne prosessen skaper en rekke uønskede signaler som kan utløse logiske porter uventet før de faktiske inngangene brukes.
I konfigurasjonen for bryteravvisning, er kontaktene til den mekaniske bryteren koblet til innstillings- og tilbakestillingsterminaler på en grunnleggende SR-flip-flop som vist nedenfor:
Ettersom SR-flip-flopper er kantutløst, vil startinngangstilstanden telle mot genereringen av utdata, uavhengig av svingninger i inngangen senere. Selv om en rekke lukke-åpne-tilstander oppstår på grunn av brytersprett som vist nedenfor, skal utgangen fortsatt være en jevn puls.
Konklusjon
Sekvensielle logiske kretser skiller seg fra kombinasjonskretser på grunnlag av minneenheter. Disse logiske kretsene avhenger også av tidligere inngangstilstander sammen med nåværende inngangstilstander. Disse kretsene kan opprettholde sine utgangstilstander på høye eller lave nivåer selv om inngangene endres med tiden. Det vanligste eksemplet på sekvensielle logiske kretser er SR-flip-flops. De er akkurat som SR-lås med ekstra minneenheter.