Flip-flops brukes til å lagre data og kontrollere informasjonsflyten i datamaskiner og kommunikasjonsenheter. I motsetning til en flip-flop, kan en latch endre utgangen når en bestemt inngang er aktiv. Både låsen og flip-flop er forskjellige. En lås er nivåfølsom, mens flip-flop er kantfølsom.
Du kan sammenligne en lås og en flip-flop ved å se på hvordan de reagerer på inngangssignalet. En sperre endrer utgangen i henhold til nivået på inngangssignalet. Signalet ved inngangen vil være høyt eller lavt. En flip-flop endrer utgangen i henhold til overgangen til inngangssignalet. Dette betyr at i stedet for høyt og lavt, vil inngangssignalet enten være stigende eller synkende.
Flip-flops har forskjellige typer som SR, JK, D og T flip-flops. Denne artikkelen vil diskutere D-type flip-flop i detalj. Du kan designe en D-type flip-flop ved å bruke en SR flip-flop. En NOT-port skal kobles mellom S- og R-inngangene til D-type flip-flop, og begge disse inngangene er bundet sammen. Du kan bruke D-type flip-flop i stedet for SR flip-flops, for denne konfigurasjonen trenger du bare SET og RESET-tilstanden.
Rask oversikt:
- Hva er en flip-flop av D-type?
- D-type flip-flop krets
- Tidsdiagram
- Sannhetstabell for D-type flip-flop
- Master-Slave-konfigurasjon av D-type flip flop
- Master-Slave D-type flip-flop krets
- D-type flip flop for frekvensdeling
- D flip-flops som datalåser
- Gjennomsiktig datalås
- D-type flip-flop ICer
- Konklusjon
Hva er en flip-flop av D-type?
En D-type flip-flop (Delay flip-flop) er et klokket digitalt kretselement som har to stabile tilstander. Denne typen flip-flop bruker en en-klokke-syklusforsinkelse ved inngangen. På grunn av dette kan du koble til flere D-type flip-flops i en kaskade for å lage forsinkelseskretser. D-type flip-flops har forskjellige bruksområder, spesielt i digitale TV-systemer.
D-type flip-flop krets
En enkel D-type flip-flop inneholder fire innganger og to utganger. Disse inngangene er:
1. Data
2. Klokke
3. Sett
4. Tilbakestill
De to utgangene til en flip-flop av D-type er logisk omvendt av hverandre. Inndataene kan enten være logisk 0 (lav spenning) eller logisk 1 (høy spenning). Klokkeinngangssignalet vil synkronisere flip-flop med et eksternt signal. De to inngangene satt og tilbakestilt holdes på lave logiske nivåer. En flip-flop av D-type har to mulige tilstander. Når datainngangen (D) til flip-flop er 0, vil den tilbakestille flip-flop og resultere i en utgang på 0. Når datainngang (D) er 1, vil den sette flip-flop og resultere i en utgang på 1.
Det er viktig å merke seg at D-type flip-flop er forskjellig fra en D-type lås. En D-type lås krever ikke et klokkesignal, men en D-type flip-flop krever et klokkesignal for å endre tilstanden.
Du kan konstruere en flip-flop av D-type med et par SR-låser. En invertert tilkobling er også nødvendig for en enkelt datainngang mellom S- og R-inngangene. S- og R-inngangene kan ikke være høye eller lave samtidig. Et hovedhøydepunkt for en flip-flop av D-type er at den kan lage en lås som kan lagre og beholde datainformasjon. Du kan bruke denne låseegenskapen til en flip-flop av D-type for å lage en forsinkelseskrets og behandle dataene når det er nødvendig. D-type flip-flops brukes hovedsakelig i frekvensdelere og datalåser.
Tidsdiagram
La oss bryte ned tidsdiagrammet fra venstre til høyre:
- Ved starten av tidsdiagrammet er Q er i utgangspunktet LAV. Når SET kort går HØY, Q blir HØY og holder seg HØY. På den annen side, når RESET en kort stund går HØY, Q blir LAV og forblir LAV.
- Endringer i DATA fra LAV til HØY påvirker ikke Q . Utgangen reagerer ikke på DATA-endringer. I den stigende flanken av den første klokkepulsen, siden DATA er HØY, Q blir HØY. Selv om DATA endres et øyeblikk tilbake til LAV og deretter tilbake til HØY. Alt dette påvirker ikke Q . I den stigende flanken av den andre klokkepulsen er DATA fortsatt HØY, og Q forblir også HØY.
- Går til den tredje klokkepulsens stigende flanke, når DATA er LAVE, Q blir LAVT. I den fjerde og femte klokkepulsen, der DATA forblir LAVE, Q forblir også LAV på hver stigende kant. Til slutt, når den stigende kanten kommer, er DATA HØY, og Q går også til HØYT.
Merk at Q̅ er alltid det motsatte av Q . SET-inngangen kan gjøre utgangen HIGH når som helst. På samme måte kan du bruke RESET-inngangen til å skru utgangen LAV når du vil.
Sannhetstabell for D-type flip-flop
D-type flip-flop-karakteristikk kan skrives ved hjelp av D-flip-flop-sannhetstabellen. Inne i sannhetstabellen kan vi se at vi har én inngang som er D. Tilsvarende har vi bare én utgang som er Q(n+1).
| CLK | D | Q(n+1) | Stat |
| – | 0 | 0 | NULLSTILLE |
| – | 1 | 1 | SETT |
I egenskapstabellen til en flip-flop av D-type har vi to innganger, D og Qn. Karakteristikktabellen har én utgang Q(n+1).
Fra D-type logikkdiagrammet kan vi konkludere med at Qn og Qn' er to komplementære utganger. Disse to utgangene fungerer også som innganger for gate 3 og gate 4. Så Qn som er den nåværende tilstanden til flip-flop vil bli betraktet som inngang og Q(n+1) som er den neste tilstanden til flip-flop vil bli betraktet som utgang.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Ved å bruke den karakteristiske tabellen til flip-flops av D-type, kan vi skrive det boolske uttrykket K-map fra et 2-variabel K-kart.
Master-Slave-konfigurasjon av D-type flip flop
For å forbedre oppførselen til en D-type flip-flop, kan vi legge til en andre SR-flip-flop på slutten av D-type flip-flop-utgangen. Dette vil resultere i aktivering av et komplementært klokkesignal fra utgangen til en flip-flop av D-type. Som et resultat vil det dannes en Master-Slave D-type flip-flop. Når forkanten (Lav-til-Høy) til klokkesignalet kommer, vil inngangstilstanden på master-flip-flop være låst. Mens utgangen til master D-type flip-flop vil bli deaktivert.
På samme måte, når den bakre eller fallende flanken (høy-til-lav) til klokkesignalet kommer, vil andre trinns slave bli aktivert. Når klokkepulsen går fra høy til lav (under en negativ puls), endres utgangen. Du kan designe Master-Slave D-type flip-flops ved å sette sammen de to låsene, der begge har motsatte klokkefaser.
Master-Slave D-type flip-flop krets
Så fra D-type Master-Slave-kretsen kan du se hvordan master-flip-flop laster data fra D-inngangen når klokkepulsen stiger i D-type Master-Slave-kretsen. Dette får mesteren til å bla på. På den andre kanten (fallende flanke) av klokkepulsen vil slave-flip-flop nå laste inn data og slå PÅ slaven.
Totalt sett vil denne konfigurasjonen resultere i at en flip-flop alltid er PÅ mens den andre er AV. Merk at utgangen Q til denne master-slave-flip-flop-konfigurasjonen bare vil fange opp verdien av D når en fullstendig klokkepulssyklus påføres. Denne komplette syklusen bør inneholde en ledende så vel som en fallende kant i konfigurasjonen 0-1-0.
D-type flip flop for frekvensdeling
Du kan også bruke flip-flop av typen D som en frekvensdelerkrets. Koble D-flip-flop-utgangen Q direkte til inngangen D. Dette vil skape et tilbakemeldingssystem med lukket sløyfe. For hver to sykluser med klokkepulser vil den bistabile veksles.
Datalåsen kan også fungere som en binær deler eller frekvensdeler. Dette vil resultere i å lage en del-på-2 tellerkrets. Dette betyr at utgangsfrekvensen er halvert i forhold til klokkepulsfrekvensen.
Inkludert et tilbakemeldingssløyfesystem rundt D-type flip-flop, kan du også lage forskjellige typer flip-flop kretser som T-type flip-flops også kjent som T-type bistabile flip-flops. Denne T-type flip-flop i binære tellere kan fungere som en del-på-to-krets, som illustrert nedenfor.
Fra bølgeformen ovenfor kan vi konkludere at når utgangen Q gis som tilbakemelding til inngangsterminalen D, vil frekvensen til utgangspulsene ved Q være nøyaktig lik halvparten (ƒ/2) av inngangsklokkefrekvensen (ƒ I ). Med andre ord oppnår denne kretsen frekvensdelingen ved å dele inngangsfrekvensen med en faktor på to. Q går til 1 en gang annenhver klokkesyklus.
D flip-flops som datalåser
D flip-flops sammen med frekvensdeling kan også fungere som datalåser. En datalås er en enhet som jobber for å beholde eller gjenkalle dataene som finnes på inngangen. Den fungerer faktisk som en enkeltbits minneenhet. Du kan enkelt finne IC-er som TTL 74LS74 eller CMOS 4042 i Quad-format. Disse IC-ene er spesielt designet for datalåsingsformål.
For å konstruere en 4-bits datalås, koble de fire 1-bits datalåsene sammen. Sørg også for at klokkeinngangene til alle disse 1-bits datalåsene er sammenkoblet og synkronisert. Nedenfor er en gitt 4-bits datalåskrets.
Gjennomsiktig datalås
I elektronikk og digitale kretser finner du de mange bruksområdene til Data Latch. Ved å bruke Data Latch kan du administrere buffering, I/O-portadministrasjon, toveis busskjøring og visningskjøring. Den er designet på en slik måte at den gir deg en veldig høy utgangsimpedans på begge Q og dens komplementutgang Q̅ . Dette vil resultere i å minimere impedanseffekter på tilkoblede kretser.
Mesteparten av tiden vil du oppdage at enkelt 1-bits datalåser ikke brukes ofte. De kommersielt tilgjengelige IC-ene integrerer flere individuelle datalåser (4, 8, 10, 16 eller 32) i en enkelt pakke. Et eksempel er 74LS373 Oktal D-type gjennomsiktig lås.
Du kan tenke på 74LS373 som en enhet som har åtte D-type flip-flops inni det. Hver flip-flop har en datainngang D og en utgang Q . Når klokkeinngangen (CLK) er HØY, vil utgangen fra hver flip-flop matche datainngangen. Dette betyr at datainngangen er transparent, eller synlig, for utgangen. I denne åpne tilstanden er veien fra D̅ innspill til Q̅ utgangen er gjennomsiktig. Dette lar data strømme gjennom uhindret, og det er grunnen til at navnet transparent latch er gitt.
På den annen side, når klokkesignalet er LAVT, lukkes låsen. Utgangen kl Q̅ er låst til den siste verdien av dataene som er tilstede før klokkesignalet endres. På dette punktet, Q̅ endres ikke lenger som svar på D̅ .
D-type flip-flop ICer
Det finnes forskjellige typer D-flip-flop-ICer tilgjengelig i både TTL- og CMOS-pakker. 74LS74 er et av de mest brukte alternativene du kan vurdere. Dette er Dual D flip-flop IC som inneholder to individuelle D-type bistabile i en enkelt brikke. Ved å bruke dette kan du lage en enkelt eller mester-slave vekslende flip-flops.
Det er noen andre D-type flip-flop IC-kretser også tilgjengelig, som 74LS174 HEX D flip-flop med en direkte klar inngang. En annen D flip-flop IC er 74LS175 Quad D flip-flop med komplementære utganger. 74LS273 Octal D-type flip-flops har totalt 8 D-type flip-flopper. Alle disse åtte flip-floppene har en tydelig inngang. Alle disse inngangene er koblet sammen i en enkelt pakke.
Konklusjon
D-type flip-flop kan designes ved å bruke de to rygg-mot-rygg SR-låsene. En omformer brukes også mellom S- og R-inngangene. Dette vil sende ut en enkelt D (data)-inngang. Du kan legge til en andre SR-flip-flop til en grunnleggende D-type flip-flop. Dette vil forbedre D-type flip-flop-arbeidet. Du kan koble denne SR flip-flop til utgangen på D-type flip-flop. Det vil bare fungere når klokkesignalet er motsatt av det originale. Denne konfigurasjonen er også kjent som Master-Slave D flip-flop.
Både D-type låsen og en D-type flip-flop er forskjellige. Latch har ikke et klokkesignal, mens D-type flip-flop inneholder et klokkesignal. D flip-flop er en kantutløst enhet. Inndataoverføringen styres ved hjelp av stigende eller fallende klokkekant. På den andre siden er datalåser, som datalåsen og den gjennomsiktige låsen, de nivåsensitive enhetene.